【读书笔记·VLSI电路设计方法解密】问题40：在系统层面验证设计的方法是什么
系统级研究所采用的方法大致可分为：算法级、模块级、周期精确级和寄存器传输级（RTL）。
在算法级研究中，仅指定设计的行为，而不涉及具体的实现细节；而在模块级研究中，设计被划分为通过明确指定协议进行通信的组件。周期精确级研究引入了时钟和事件发生时间的概念，但并未完全指定事件的具体实现细节。RTL级研究则指定了事件的实现，但不依赖于任何特定的实现技术。
系统设计工程师通常首先使用C/C++语言描述和模拟他们的系统，以在算法级研究系统行为。然后，他们会通过使用硬件描述语言（HDL），如Verilog或VHDL，来描述和模拟系统，从而向实现迈进一步。然而，随着设计规模越来越大，设计复杂性越来越高，使用电子系统语言（ESL）替代C/C++和RTL作为系统工具的新趋势正在慢慢兴起。在这一领域，最有前途的两种语言是SystemC和SystemVerilog。
ESL是IC设计领域的一种新方法。从RTL级到ESL的转变不会是突然的，它将更像是一个进化而非革命的过程。这一转变将沿着软件行业从20世纪50年代严格使用手工编码的汇编器到上世纪60年代广泛使用编译器的演变路线进行。最初
原文地址：https://blog.csdn.net/moon9999/article/details/145165673
免责声明：本站文章内容转载自网络资源，如侵犯了原著者的合法权益，可联系本站删除。更多内容请关注自学内容网（zxcms.com）！