半导体制造技术导论（第二版）萧宏 第十章 化学气相沉积和电介质薄膜

本章要求
1.列出两种用于集成电路芯片的电介质薄膜材料
一般使用氧化硅和氮化硅
2.根据cmos芯片截面，说明至少四种电解质薄膜应用
详细地说，用于多层金属互连中的电介质隔离，用于作为相邻晶体管电介质隔离的浅沟槽隔离STI，在多晶硅和多晶金属硅化物栅极的侧壁上形成侧壁间隔层以帮助形成低掺杂漏极LDD或源/漏扩散层SDE，作为钝化保护电解层PD来封装集成电路芯片。
简单的说，电介质薄膜的应用有浅沟槽隔离，高k栅介质侧壁间隔层，ild和钝化层，其中ild是主要应用
3说明化学气相沉积工艺流程
气体或气相源材料进入反应器，原材料扩散穿过边界层并接触衬底，表面源材料吸附在衬底表面，吸附的源材料在衬底表面上移动，源材料在衬底表面上开始化学反应，固体产物在衬底表面上形成晶核，晶核生长成岛状物，岛导状物结合成连续的薄膜，从衬底表面上放出的其他气体副产物，气体副产物扩散过边界层，气体副产物流出反应器
简单的说，cvd工艺流程是：原材料引入，原材料扩散和吸附，化学反应，气体副产物脱附和扩散
4.列出两种沉积过程，并说明与温度的关系
工艺沉积区有两种，表面反应控制区和质量传输控制区(MTL)。大部分电介质化学气相沉积反应设备都设计在mtl区间，因为这个区间对温度变化不敏感
5.列举出电介质化学气相沉积工艺中最常使用的硅源材料
硅烷和TEOS

习题
1.说明cvd工艺流程，cvd与pvd工艺区别是什么？
cvd工艺流程是：原材料引入，原材料扩散和吸附，化学反应，气体副产物脱附和扩散。
区别在于一个在晶圆表面沉积一层电解质薄膜，pvd在晶圆表面沉积一层金属薄膜
2.列举出至少三种IC芯片制造过程中的电介质薄膜
氧化硅，氮化硅及氮氧硅化物
3.热生长氧化物和cvd氧化物的本质区别是什么？
热生长的薄膜消耗硅衬底 沉积的薄膜不消耗硅衬底
4.对于apcvd，LPcvd，pecvd和hdp-cvd工艺，哪种使用压力最高？哪种使用的压力最低？
HDP-CVD压力最高，LPCVD压力最低
5.说明不同温度的三种沉积区，并讨论每种沉积区沉积速率与温度的关系
表面反应控制区：较低温度时，化学反应速率低，沉积速率对温度敏感
质量传输控制区较高温度时，沉积对温度不太敏感
表面反应限制区：温度过高，易产生污染
6.列出电介质CVD工艺中最常使用的硅来源气体
硅烷和TEOS
7.列出最常使用的氧来源气体
氧气、臭氧、氮化氧
8.什么化学药品常用于电介质CVD反应室的等离子体清洗中？
二氧化硅及氮化硅都使用氟碳化合物(CF4,C2F6,C3F8)作为氟的原材料气体。
某些情况下，NF3用来产生更多的氟自由基
等离子体清洗过程中，氧的来源气体如N2O与O2（来自氟碳化合物）反应形成一氧化碳和二氧化碳，并释放出更多的氟自由基，增加F/C的比例，这样可以避免氟化碳的聚合作用以提高清洁的效率
9.对于ild薄膜，为什么需要压应力？
如果氧化物薄膜的应力开始转变成压应力，当温度增加时，薄膜应力将变成较小的压应力。因此工程师偏向氧化物薄膜具有压应力。
10.对于pecvd工艺，当射频功率增加时，电介质薄膜的应力如何变化？
射频功率可以在等离子体增强型化学气相沉积介质薄膜中用于控制薄膜的应力和湿法刻蚀的速率比。射频功率越高，薄膜应力就越收缩，而且湿法刻蚀速率比也越低
11.说明psg用于ild0中的两种原因？使用bpsg的原因是什么？
微量的钠将严重损害mosfet并导致电路失效，所以控制可以动离子的污染非常重要。PSG与BPSG被使用是因为它们可以捕捉钠离子，并防止钠离子扩散进入栅从而破坏器件。
12.列出至少两种PE-TEOS薄膜的应用
应用于20世纪90年代ILD；对于ILD0应用，PE-CVD也可以用于沉积BSG和BPSG；PE-TEOS USG也在ILD应用中广泛用于旋涂硅玻璃与O3-TEOS USG工艺的遮蔽层与覆盖层
13.为什么氧化硅和氮化硅可以用于钝化保护电介质？
由于应力的不匹配使得氮化硅无法附着在铝线上，因此在氮化物之前首先沉积一层氧化硅以缓冲应力，并促进氮化硅的附着力
14.HDP-CVD和PECVD工艺的区别是什么？
HDP-CVD使用硅烷与氧沉积氧化物，并且使用氩进行临场溅射达到高的深宽比间隙填充
15.列举出最常用于高密度等离子体工艺中的两种源
ICP和ECR
16.在pecvd硅烷氧化物沉积工艺中，如果硅烷的流量增加，沉积速率、折射率和薄膜应力如何变化？
硅烷流量增加，沉积速率增加；硅烷变多，氧含量下降，所以折射率增加；薄膜应力收缩（因为硅会比氧化硅收缩得多）
对于很淡或含硅较高的氧化物，折射率会高于按照化学组成的氧化物折射率1.46。但是当含氧较高时，将会比这个值低。
对于氮化物含硅较高的薄膜，将由高约2.01的折射率而含氧或含氮较高的薄膜折射率比较低
17.温度增加对pecvd硅烷usg和PE_TEOS USG工艺有不同的沉积速率，为什么？
因为pecvd TEOS氧化物工艺使用等离子体分解氧分子并产生氧自由基，从而可以显著提高TEOS的氧化速率，并在低温下（约400摄氏度）获得高的氧化物沉积速率
18.多孔低k电介质制孔剂的作用是什么？

19.Ald与cvd工艺比较的优缺点是什么？
Ald工艺具有良好的薄膜均匀性和阶梯覆盖能力，可以很好的控制薄膜的组分和厚度。然而沉积速率很低，所以只限于超薄薄膜沉积应用
20.什么材料用于HfO2的沉积来源气体？
对于mosfet的高k栅介质HfO2沉积，可以使用四氯化铪HfCl4或TEMAHf(Hf(N(C2H5)CH3))4)或四-乙基甲基-氨基铪作为铪的第一道工序导入气体；利用臭氧O3和水作为氧气的导入气体。
21.经常讨论的低k和高k电介质的k代表什么？
k代表介电常数
22.低k电介质主要用于金属互连的ILD，然而高k电介质的主要应用是什么？
DRAM存储器的基本器件有一个晶体管和一个电容组成。对于DRAM的制造工艺需要使用具有较高介电常数的电介质材料缩小电容的尺寸
23.怎样控制ILD0薄膜的应力？哪种mosfwt需要压应力？哪种需要拉应力？
对于PECVD电介质，本质薄膜应力可以通过射频功率控制。等离子体的离子轰击可以使薄膜内的分子更加致密，增加了薄膜的密度和收缩应力。
氧化物薄膜具有压应力，金属薄膜（如钨与铝）需要拉应力。
24.避免空洞的方法：
1.更大的到达角
2.选择高表面迁移率的材料
3.更高的温度
4.低压
5.等离子体
6.腐蚀、刻蚀

原文地址：https://blog.csdn.net/goal_achieving/article/details/144358188

免责声明：本站文章内容转载自网络资源，如本站内容侵犯了原著者的合法权益，可联系本站删除。更多内容请关注自学内容网（zxcms.com）！