自学内容网 自学内容网

Verilog刷题笔记44

题目:Consider the n-bit shift register circuit shown below:
在这里插入图片描述
解题:

module top_module (
    input clk,
    input w, R, E, L,
    output Q
);
    always@(posedge clk)begin
        if(L==1)
            Q<=R;
        else
            Q<=(E==1)?w:Q;
    end
                

endmodule

结果正确:
在这里插入图片描述
注意点:
注意将电路图读懂,转换为易结题的逻辑。


原文地址:https://blog.csdn.net/shikuanlong/article/details/136990519

免责声明:本站文章内容转载自网络资源,如本站内容侵犯了原著者的合法权益,可联系本站删除。更多内容请关注自学内容网(zxcms.com)!