Verilog学习之旅~
记录Verilog的学习日常~
第一阶段：牛客网刷题
1.Verilog快速入门
基础语法
VL1:四选一多路器：case语句、条件表达符；
VL2:异步复位的串联T触发器:T触发器的基本功能及代码实现、异步复位的概念；
VL3:奇偶校验：缩位运算符（归约运算符）的使用；
VL4:移位运算与乘法：移位运算与乘法之间的关系！！！；
VL5:位拆分与运算：case语句，(注意VL4和VL5中代码的区别)！！！
VL8:使用generate...for语句简化代码：generate…for语句与for语句的区别；
VL9:使用子模块实现三输入数的大小比较：子模块例化的格式；
VL10:使用函数实现数据大小端转换：函数function的用法；
组合逻辑
VL11:4位数值比较器电路：门级建模：and、or、xor、xnor等用法；
VL12:4bit超前进位加法器电路：超前进位加法器与一般串行加法器的区别；
VL13:优先编码器电路①：输出函数Y逻辑表达式；case语句（case、casez、casex的区别）
VL14:用优先编码器①实现键盘编码电路:8241BCD码、判断优先级；
VL15:优先编码器Ⅰ：根据功能表分析清楚编码器的工作情况；
VL16:使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器：编码器扩展（乒乓式工作）；
VL17:用3-8译码器实现全减器：全减器的工作原理；
VL18:实现3-8译码器①：3-8译码器工作原理；
时序逻辑
VL21:根据状态转移表实现时序电路：找出三大方程：输出方程、激励方程、状态方程（与触发器类型有关）
VL22:根据状态转移图实现时序电路：状态转移图→状态转移表→卡诺图→三大方程；
2.Verilog企业真题
哲K
Z兴
（持续更新中... ...）
原文地址：https://blog.csdn.net/qq_44629558/article/details/142368260
免责声明：本站文章内容转载自网络资源，如本站内容侵犯了原著者的合法权益，可联系本站删除。更多内容请关注自学内容网（zxcms.com）！