FPGA实验3：D触发器设计
一、实验目的及要求
- 熟悉Quartus II 的 VHDL 文本设计简单时序电路的方法；
掌握时序电路的描述方法、波形仿真和测试，特别是时钟信号的特性。
二、实验原理
运用Quartus II 集成环境下的VHDL文本设计方法设计简单时序电路——D触发器，依据D触发器的工作特性，进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。
三、实验内容和步骤
实验步骤和方法参考实验一，引脚分配可参考下表。
| 引脚名称 | 引脚编号 | 连接网络 |
| clk | PIN_T10 | KEY1 |
| d | PIN_M3 | FPGA_M1 |
| q | PIN_R10 | LED1 |
四、实验代码
原文地址：https://blog.csdn.net/lengmei1/article/details/140538890
免责声明：本站文章内容转载自网络资源，如本站内容侵犯了原著者的合法权益，可联系本站删除。更多内容请关注自学内容网（zxcms.com）！