自学内容网 自学内容网

verilog端口使用注意事项

在这里插入图片描述

在这里插入图片描述
下图存在组合逻辑反馈环,即组合逻辑的输出反馈到输入(赋值的左右2边存在相同的信号),此种情况会造成系统不稳定。比如在data_in2=0的情况下,在data_out=0 时候,输出的数据会反馈到输入,输入再输出,从而造成不稳定。
在这里插入图片描述
对应的RTL电路如下所示:
在这里插入图片描述
此种情况下要修改成时序逻辑。
在这里插入图片描述
在这里插入图片描述
FPGA都是并行执行,用状态机可以实现FPGA顺序执行某些控制,比如先做1件事,再去做另1件事。


原文地址:https://blog.csdn.net/weixin_41925897/article/details/142786281

免责声明:本站文章内容转载自网络资源,如本站内容侵犯了原著者的合法权益,可联系本站删除。更多内容请关注自学内容网(zxcms.com)!