【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）
系列文章
数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）
运算符
数据流建模
行为级建模
结构化建模
组合电路的设计和时序电路的设计
有限状态机的定义和分类
期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？
期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？
FPGA: 现场可编程逻辑门阵列
ASIC：专用集成电路
IP：知识产权
RTL：寄存器转换级电路
EDA：电子设计自动化
HDL：硬件描述语言。是一种高级程序设计语言，通过对数字电路和系统的语言描述，可以对数字集成电路进行设计和验证
FSM：有限状态机。用来表示系统中的有限个状态及这些状态之间的转移和动作的模型
原文地址：https://blog.csdn.net/m0_60511809/article/details/135465089
免责声明：本站文章内容转载自网络资源，如本站内容侵犯了原著者的合法权益，可联系本站删除。更多内容请关注自学内容网（zxcms.com）！