vivado IN_TERM
IN_TERM指定了一个未校准的输入端阻抗值。终止是
在输入端和双向引脚上持续存在输出缓冲器
三级。
重要提示：对于UltraScale架构，将使用ODT而不是IN_TERM来指定未校准
终止。
IN_TERM仅在高范围（HR）存储体输入上受支持。用于高性能输入
（HP）银行，为片上指定数控阻抗（DCI）IOSTANDARD
终止。
当3态分体式终端DCI根据外部参考电阻器进行校准时
对于VRN和VRP引脚，IN_TERM属性调用未校准的拆分终端
选择使用没有校准的内部电阻器来补偿温度，
例如温度、工艺或电压变化。此选项具有目标戴维南等效电阻值
40、50 \61527]和60 \61527》。有关更多信息，请参阅7系列FPGA SelectIO资源
用户指南（UG471）[参考文献2]。
架构支持
仅适用于高量程（HR）存储体输入的7系列FPGA。
适用对象
•输入或双向端口（get_ports）
价值观
•无（默认）
•未调谐_拆分_40
•未调谐_拆分_50
•未调谐_拆分_60
Syntax
Verilog Syntax
To set this attribute, place the proper Verilog attribute syntax before the top-level input or
bidirectional port declaration.
(* IN_TERM = "{NONE|UNTUNED_SPLIT_40|UNTUNED_SPLIT_50|UNTUNED_SPLIT_60}" *)
Verilog Syntax Example
// Sets an on-chip input impedance of 50 Ohms to input ACT5
(* IN_TERM = "UNTUNED_SPLIT_50" *) input ACT5,
VHDL Syntax
Declare the VHDL attribute as follows:
attribute IN_TERM : string;
Specify the VHDL attribute as follows:
attribute IN_TERM of port_name : signal is value;
Where
•
port_name
is a top-level input or bidirectional port.
VHDL Syntax Example
ACT5 : in std_logic;
attribute IN_TERM : string;
-- Sets an on-chip input impedance of 50 Ohms to input ACT5
attribute IN_TERM of ACT5 : signal is “UNTUNED_SPLIT_50”;
XDC Syntax
set_property IN_TERM value [get_ports port_name]
Where:
•
IN_TERM
can be assigned to port objects, and nets connected to port objects.
•
port_name
is an input or bidirectional port.
XDC Syntax Example
# Sets an on-chip input impedance of 50 Ohms to input ACT5
set_property IN_TERM UNTUNED_SPLIT_50 [get_ports ACT5]
原文地址：https://blog.csdn.net/cckkppll/article/details/140578199
免责声明：本站文章内容转载自网络资源，如本站内容侵犯了原著者的合法权益，可联系本站删除。更多内容请关注自学内容网（zxcms.com）！