数字集成电路(2)
数字电路设计的抽象层次（设计方法：自顶向下）
信号（逻辑）摆幅（logic or signal swing） V s w = V O H V O L V_{sw}=V_{OH}V_{OL} Vsw=VOHVOL
数字系统中的大多数噪声都是内部产生的，噪声的值与信号的摆幅成正比。电容和电感间的串扰以及内部产生的电源噪声就是这样的例子。一些噪声源来自系统之外，它们的值与信号电平无关
信号(逻辑)摆幅
V
s
w
V_{sw}
Vsw=
V
O
H
V_{OH}
VOH-
V
O
L
V_{OL}
VOL
门阈值电压或开关阈值电压
V
M
V_M
VM,它定义为
V
M
=
f
(
V
M
)
V_M= f( V_M)
VM=f(VM)
(
V
D
D
/
2
)
( V_{DD}/ 2)
(VDD/2)
v
I
L
:
v_{IL}:
vIL:最高低电平，
v
I
H
:
v_{IH}:
vIH:最低高电平
不确定区(过滤区宽度:Transition Width)
T
W
=
V
I
H
−
V
I
L
\text{不确定区(过滤区宽度:Transition Width)}TW{=}V_{IH^{-}}V_{IL}
不确定区(过滤区宽度:Transition Width)TW=VIH−VIL
高电平噪声容限
N
M
H
=
V
O
H
V
I
H
NM_H=V_{OH}V_{IH}
NMH=VOHVIH
低电平噪声容限 N M L = V I L − V O L NM_L=V_{IL}-V_{OL} NML=VIL−VOL
再生性(Regenerative Property)
要具有再生性，一个门的VTC应当具有一个增益绝对值大于1的过渡区(即不确定区)， 该过渡区以两个合法的区域为界，合法区域的增益应当小于1，这样的一个门具有两个稳定的工 作点。这就清楚地定义了构成合法区和过渡区边界的VIH和VIL的电平。
方向性(directivity)
扇入较大的门往往比较复杂，这常常会使静态和动态特性变差。
我们引入了上升时间tr和下降时间和tf,如图所示把上升和下降时间定义为在波形的10%和 90%点之间。
功耗可以进一步划分成静态部分和动态部分，后者只发生在门开关的瞬间。这是由于对电容充电以及在电源和地之间有一暂时的电流通路造成的，因此它正比于开关频率：发生开关的次数越多，动态功耗越大。反之，静态功耗即使在没有发生开关时也存在，并且是由在电源和地之间 的静态导电通路或由于漏电流引起的。它总是存在，甚至当电路在等待状态时也存在。使这一功耗来源最小是一个十分重要的目标。
能量的传送越快（或者说功耗越大）则门越快，对于给定的工艺和门的拓扑结构， 功耗和延时的乘积一般为一常数。这一乘积称为功耗—延时积（power -delay product :PDP）,表示一个门一个开关事件所消耗的能量，它可以作为一个开关器件性能的度量。一个理想门应当快速而且不消耗能量。能量-延时积（the energy-delay product：E-D）就是把这两个因素放在一起考虑的复合指标，它经常作为最后的质量评价。E-D相当于功耗-延时2.
原文地址：https://blog.csdn.net/u011146203/article/details/140590474
免责声明：本站文章内容转载自网络资源，如本站内容侵犯了原著者的合法权益，可联系本站删除。更多内容请关注自学内容网（zxcms.com）！