加减乘除计算指令整理
加法指令
组成部分：加法指令通常包括两个操作数，即被加数和加数，以及一个用于存储加法结果的和寄存器。
计算步骤：
-
位对齐：首先，确保被加数和加数的位数相同。如果位数不同，需要在位数少的数前面补0，使它们的位数相同。
-
从低位到高位逐位相加：
- 从被加数和加数的最低位（最右边）开始相加。
- 如果当前位的和小于2，则直接将该位的和作为结果的该位。
- 如果当前位的和等于2，则产生进位，将该位的和设为0，并将进位加到下一位的和中。
-
处理进位：继续上述逐位相加的过程，直到处理完所有位。如果最高位产生进位，则根据加法器的位宽决定是否保留该进位。
最终结果：加法运算的结果存储在和寄存器中。如果加法器有溢出标志位，当结果超出加法器的表示范围时，溢出标志位将被设置。
列竖式说明：
被加数：1011（二进制，等于11十进制）
加数：1101（二进制，等于13十进制）
1011
+ 1101
-----
11010（二进制，等于26十进制）
减法指令
组成部分：减法指令同样包括两个操作数，即被减数和减数，以及一个用于存储减法结果的差寄存器。
计算步骤：
-
位对齐：确保被减数和减数的位数相同。如果位数不同，需要在位数少的数前面补0。
-
从低位到高位逐位相减：
- 从被减数和减数的最低位开始相减。
- 如果当前位的被减数大于等于减数，则直接将该位的差作为结果的该位。
- 如果当前位的被减数小于减数，则产生借位，将该位的差设为0，并将借位（相当于加1）加到下一位的差中。注意，这里的借位实际上是向高位借1当2（因为二进制是逢二进一）。
-
处理借位：继续上述逐位相减的过程，直到处理完所有位。如果最高位产生借位但结果仍为负数（在补码表示中，最高位为1表示负数），则需要根据补码规则进行调整。
最终结果：减法运算的结果存储在差寄存器中。如果减法器有溢出标志位，当结果超出减法器的表示范围时，溢出标志位将被设置。
列竖式说明：
被减数：1101（二进制，等于13十进制）
减数：1011（二进制，等于11十进制）
1101
- 1011
-----
0010（二进制，等于2十进制）
乘法指令
组成部分：乘法指令包括两个操作数，即被乘数和乘数，以及一个用于存储乘积的积寄存器。
计算步骤：
-
初始化积寄存器为0：在开始乘法运算之前，将积寄存器清零。
-
逐位相乘并累加：
- 从乘数的最低位开始，如果被乘数的当前位为1，则将被乘数加到积寄存器中。
- 如果被乘数的当前位为0，则不执行加法操作。
- 然后，将积寄存器左移一位（相当于乘以2），为下一位的乘法运算做准备。
- 重复上述步骤，直到处理完乘数的所有位。
最终结果：乘法运算的结果存储在积寄存器中。如果乘积超出积寄存器的表示范围，则可能产生溢出。
列竖式说明：
被乘数：1011（二进制，等于11十进制）
乘数：1101（二进制，等于13十进制）
1011
x 1101
-----
1011 （1011左移3位，即乘以2^3，因为乘数的最高位是1）
+ 1011 （1011左移2位，即乘以2^2，因为乘数的次高位是1）
-----
110111 （二进制，等于55十进制，但注意这不是最终结果，因为还有低位相乘的结果未加）
+ 000000 （乘数的最低位是1，但被乘数的最低位是1，所以加上被乘数本身，这里写0是为了对齐）
+ 1011 （乘数的最低位是1，但被乘数的次低位是1，所以加上左移1位的被乘数）
-----
1110011 （二进制，等于115十进制，这是最终结果）
除法指令
组成部分：除法指令包括两个操作数，即被除数和除数，以及一个用于存储商和余数的寄存器。
计算步骤：
-
初始化商和余数为0：在开始除法运算之前，将商和余数寄存器清零。
-
逐位相除：
- 从被除数的最高位开始，将被除数（或中间余数）与除数相比较。
- 如果被除数（或中间余数）大于等于除数，则商寄存器的当前位设为1，并将被除数（或中间余数）减去除数，得到新的中间余数。
- 如果被除数（或中间余数）小于除数，则商寄存器的当前位设为0，中间余数保持不变。
- 然后，将中间余数左移一位（相当于乘以2），为下一位的除法运算做准备。
- 重复上述步骤，直到处理完被除数的所有位或中间余数小于除数。
最终结果：除法运算的结果存储在商和余数寄存器中。商是除法运算的主要结果，余数是除法运算的附加信息。
列竖式说明：
被除数：110110（二进制，等于54十进制）
除数：110（二进制，等于6十进制）
110110
/ 110
-----
110 （商的第一位，因为110大于等于110）
- 110
-----
010 （中间余数）
110 （商的第二位，因为110左移一位后大于等于10）
- 110
-----
0 （中间余数）
110 （商的第三位，因为110左移两位后大于等于0，但实际上这里应该停止，因为已经除尽）
- 110
-----
000 （最终余数，为0表示除尽）
商：1001（二进制，等于9十进制）
电路原理
基本构成
- 逻辑门电路：包括与门、或门、异或门、非门等，是构成加减乘除运算电路的基本单元。
- 寄存器：用于存储操作数、中间结果和最终结果。
- 控制器：用于控制运算电路的工作流程，包括读取操作数、执行运算、存储结果等。
- 多路选择器：用于在多个输入信号中选择一个输出信号。
- 加法器/减法器：专门用于执行加法或减法运算的电路。
- 移位器：用于将寄存器中的位进行左移或右移操作。
工作原理
-
加法器/减法器电路：
- 加法器电路通常基于异或门和与门实现，通过逐位相加并处理进位来完成加法运算。
- 减法器电路可以通过补码运算将减法转化为加法来实现，即先对减数取反加1得到其补码，然后与被减数相加。
-
乘法器电路：
- 乘法器电路通常基于移位累加器实现，通过逐位相乘并累加结果来完成乘法运算。
- 具体来说，乘法器电路会将被乘数存储在累加器中，然后根据乘数的每一位决定是否将累加器左移并累加。
-
除法器电路：
- 除法器电路通常基于移位相减或恢复余数法实现，通过逐位相除并处理余数来完成除法运算。
- 具体来说，除法器电路会将除数存储在寄存器中，然后将被除数左移并与除数相比较，根据比较结果决定商的当前位和新的中间余数。
涉及组件
-
加法器/减法器：
- 初始化加法器/减法器的输入端，将两个操作数分别连接到加法器/减法器的输入端。
- 触发加法器/减法器电路，执行加法或减法运算。
- 读取加法器/减法器的输出端，获取运算结果。
-
乘法器：
- 初始化乘法器的输入端，将被乘数和乘数分别连接到乘法器的输入端。
- 乘法器内部通常包含一个累加器和一个移位器。开始时，将累加器清零，并将被乘数加载到累加器中。
- 从乘数的最低位开始，逐位检查乘数的每一位。如果当前位为1，则将累加器中的值（即被乘数）加到结果寄存器中（初始化为0）。然后，将累加器左移一位（相当于乘以2）。
- 如果当前位为0，则不执行加法操作，直接将累加器左移一位。
- 重复上述步骤，直到处理完乘数的所有位。最终，结果寄存器中的值就是乘法运算的结果。
-
除法器：
- 初始化除法器的输入端，将被除数和除数分别连接到除法器的输入端。
- 除法器内部通常包含一个余数寄存器、一个商寄存器和一个比较器。开始时，将余数寄存器清零，并将被除数的最高位（或几位，取决于除法的精度要求）加载到余数寄存器中。
- 从被除数的最高位开始，逐位检查余数寄存器中的值是否大于等于除数。如果是，则将商寄存器的当前位设为1，并将余数寄存器中的值减去除数，得到新的余数。然后，将余数寄存器左移一位（相当于乘以2），并加载被除数的下一位到余数寄存器的最低位。
- 如果余数寄存器中的值小于除数，则将商寄存器的当前位设为0，保持余数寄存器不变，只进行左移和加载下一位的操作。
- 重复上述步骤，直到处理完被除数的所有位或余数寄存器中的值小于除数且无法再左移（即已除尽）。最终，商寄存器中的值就是除法运算的商，余数寄存器中的值就是除法运算的余数。
-
控制器：
- 控制器负责控制整个加减乘除运算电路的工作流程。它根据输入的指令类型（加、减、乘、除）和操作数的位数，向各个部件发送控制信号。
- 控制器通常包含一个指令解码器，用于解析输入的指令，并根据解析结果生成相应的控制信号。这些控制信号包括操作数的读取、运算的执行、结果的存储等。
- 控制器还负责处理运算过程中的异常情况，如溢出、除数为0等。当发生异常情况时，控制器会向外部发送错误信号或中断信号，以便及时处理。
-
多路选择器：
- 多路选择器用于在多个输入信号中选择一个输出信号。在加减乘除运算电路中，多路选择器通常用于选择操作数、中间结果或最终结果进行输出或存储。
- 多路选择器根据控制器的控制信号进行工作。当控制器发出选择某个输入信号的指令时，多路选择器会将该输入信号连接到输出端，并将其他输入信号断开。
结语
加减乘除运算电路的实现需要多个部件的协同工作。通过逻辑门电路、寄存器、控制器、多路选择器以及专门的加法器/减法器、乘法器和除法器电路的组合，可以实现各种复杂的加减乘除运算。这些电路在数字计算机中起着至关重要的作用，是实现计算机基本运算功能的基础。
原文地址：https://blog.csdn.net/li_guolin/article/details/143091056
免责声明：本站文章内容转载自网络资源，如本站内容侵犯了原著者的合法权益，可联系本站删除。更多内容请关注自学内容网（zxcms.com）！