Xilinx Ultrascale+ FPGA 驱动MIPI DSI屏显示源码工程
作者：Hello，Panda
大家早上好，中午好，下午好，我是熊猫君。
曾记否，之前熊猫家发了一篇博文《分享一下使用Xilinx FPGA驱动MIPI DSI屏的心路历程》，此文发布以后，后台收到了不少朋友的私信，要求分享手撸代码的板子或者源码，但当时熊猫君实在是太忙了，一直没有去整理，手撸代码的基本特性如下：
- 支持MIPI DSI 1/2/4 Lanes输出，最大输出Lanes速率1.5Gbps；
- 支持MIPI DSI LP模式下通信，用于初始化MIPI屏；
- 默认工作在Burst Mode输出，非连续时钟模式；
- 默认工作在RGB888模式；
- 使用Xilinx Component源语，无Byte组IO限制（当然按照Xilinx Native源语规则使用Byte组IO更好）。
- 代码包含测试激励和测试图片；
- 测试用屏为1024*600彩色屏，可根据自己的需要改为其他分辨率的屏。
- 代码在ZCU104开发板上实现，可直接移植到UltraScale+系列其他FPGA或SoC上。
图1 源码工程
上面说了为了克服Xilinx MIPI DSI IP存在的若干问题，手撸代码的功能特点，以下展示下效果视频。
使用Xilinx FPGA手写代码驱动MIPI DSI 屏
原文地址：https://blog.csdn.net/haoxingheng/article/details/140626759
免责声明：本站文章内容转载自网络资源，如本站内容侵犯了原著者的合法权益，可联系本站删除。更多内容请关注自学内容网（zxcms.com）！